Компания AMD раскрыла свежие подробности о грядущих процессорах EPYC поколения Venice, а вместе с тем представила информацию об архитектуре Zen 6. Это позволяет оценить потенциальные возможности настольных процессоров AMD следующего поколения — условных Ryzen 10000, которые будут построены на той же архитектуре..

Компания AMD раскрыла свежие подробности о грядущих процессорах EPYC поколения Venice, а вместе с тем представила информацию об архитектуре Zen 6. Это позволяет оценить потенциальные возможности настольных процессоров AMD следующего поколения — условных Ryzen 10000, которые будут построены на той же архитектуре.

Одним из ключевых нововведений архитектуры Zen 6 является увеличение плотности компонентов в чиплетах (CCD). Архитектура Zen 6 позволяет разместить 12 производительных ядер и 48 Мбайт общей кеш-памяти L3 на одном чиплете. Для сравнения: в Zen 5 один чиплет вмещает до 8 ядер и 32 Мбайт кеша L3. При этом объём кеша на одно ядро в Zen 6 остался прежним и составляет 4 Мбайт. Конструкция Zen 6 также открывает возможность создания 24-ядерных процессоров Ryzen с использованием двух таких чиплетов CCD.

Актуальные 12-ядерные процессоры AMD используют два отдельных чиплета. Перенос всех 12 ядер на один CCD в Zen 6 позволит устранить межчиплетную задержку (latency penalty) при обмене данными в играх.

AMD также заявляет о значительном увеличении показателя IPC (числа инструкций, выполняемых за такт). В серверных тестах плотных ядер Zen 6c прирост среднегеометрического IPC в задачах ИИ и серверных нагрузках составил около 27 %. AMD производит серверные процессоры EPYC Venice с использованием 2-нм техпроцесса TSMC N2P, стремясь повысить энергоэффективность и увеличить максимальные тактовые частоты в определённых серверных конфигурациях. Компания пока не подтвердила характеристики соответствующих моделей Ryzen, однако все предыдущие поколения процессоров Ryzen и EPYC базировались на одной и той же архитектуре Zen.

В новой архитектуре также улучшена система предсказания переходов: расширены очереди, добавлен стек возврата адресов на 64 записи, обрабатывается до двух выбранных переходов за такт. Ёмкость кеша операций увеличена примерно до 6750 операций, а исполнительный блок (front end) способен выдавать до 18 операций за такт. На практике это означает, что процессор располагает более совершенными средствами для прогнозирования того, какие инструкции ему потребуются далее. В случаях, когда прогноз оказывается неверным, архитектура, по заявлению AMD, способна быстрее восстанавливаться, что сокращает объём бесполезной работы.

Для игр это может быть столь же важно, как и увеличение количества ядер. Подавляющее большинство игр по-прежнему сильно зависят от производительности лишь нескольких потоков. Более точное предсказание переходов, быстрое восстановление после ошибок и эффективное выполнение инструкций способны повысить быстродействие, даже если дополнительные ядра Zen 6 при этом по большей части простаивают.

Архитектура Zen 6 также открывает новые перспективы для линейки процессоров Ryzen X3D. Новая компоновка позволит AMD выпустить 12-ядерный игровой процессор Ryzen X3D на базе единого кристалла. На примере серверных чипов Venice-X подтверждена возможность интеграции наложенного кеша 3D V-Cache объёмом 96 Мбайт поверх встроенных 48 Мбайт L3. В сумме это даёт 144 Мбайт кеша L3 на один 12-ядерный чиплет.

Двухчиплетным процессорам X3D требуется сложная логика планировщика для распределения игровых потоков между ядрами с наибольшим объёмом кеша. Один чиплет CCD с двенадцатью ядрами Zen 6, оснащённый огромным объёмом кеш-памяти, существенно упростит этот процесс. Это решит проблему распределения потоков, характерную для современных двухчиплетных процессоров Ryzen 9 X3D, и избавит пользователя от выбора между чистой игровой производительностью 8-ядерных моделей и многопоточностью старших CPU.

Какой реальный прирост производительности в играх обеспечат новые настольные Ryzen, мы не узнаем, пока не появятся результаты их независимых тестов. Показатели IPC в серверных задачах — это ещё не прогноз игровой производительности, а архитектурные улучшения не устранят все источники задержек.